Description

Les travaux de cette thèse portent sur l'étude des architectures de systèmes et de circuits des récepteurs radiofréquences à faible courant de consommation pour des applications automobiles ciblées, fonctionnant dans les bandes ISM inférieures au gigahertz. Ces récepteurs doivent être multistandards (ETSI, FCC, ARIB...) et multicanaux. Le courant de consommation du récepteur, à l'exception de la partie numérique, ne doit pas excéder 10 mA, soit 40 % de réduction par rapport à la moyenne de l'état de l'art industriel proposé en début de ce travail. En se basant sur un état de l'art des récepteurs RF et la théorie associée à leur dimensionnement en fonction des spécifications et des performances voulues, deux stratégies de réduction du courant de consommation sont considérées. La première emploie une architecture hétérodyne à réjection d'image, basée sur une structure de Weaver à filtre polyphase, où le courant des blocs critiques est optimisé en fonction du contrôle de gain placé en tête du récepteur. La seconde utilise une architecture à sous-échantillonnage qui permet de réduire le courant consommé par le synthétiseur de fréquence.